

C.S II<sup>nd</sup> year

(208) Micro processor

Model answer paper

Q:1. What is the difference between fetch cycle and Execution cycle?

Ans:1.

Fetch cycle

(1) ~~इस~~ Program के शुरुवात में होने वाली Processing को Fetch cycle कहते हैं।

(2) इसमें हर बार Increment होता है।

(3) इसमें Read और write दोनों कार्य किये जा सकते हैं।

(4) इसमें केवल Fetch क्रिया की जाती है।

(5) इसमें Result को Program memory में store किया जाता है।

Execution Cycle

(1) Program के अंत में होने वाली Processing को Execution Cycle कहते हैं।

(2) इसमें Increment नहीं होता है।

(3) इसमें हम केवल Read कर सकते हैं।

(4) इसमें Fetch और execution दोनों क्रियाएँ की जाती हैं।

(5) इसमें Result को Register, Accumulator, Stack Pointer आदि किसी भी device में किया जा सकता है।

Q:2. Explain memory interfacing circuit?

OR

Q:2. Explain Input/output interfacing technique?

Ans:2. Memory Interfacing का मुख्य फंक्शन यह है कि माइक्रोप्रोसेसर, memory chip के किसी Register में data load write कर सके अथवा Register से data read कर सके। इसके लिए माइक्रोप्रोसेसर तीन मुख्य कार्य




what do you understand by Input/output write cycle?

or

Q:3. what do you understand by memory read cycle?

Ans-3.





Memory read cycle :- इस चक्र में microprocessor किसी memory location से data read करता है तथा memory से उसके contents Accumulator में अथवा किसी अन्य Register में भेजता है। सर्वप्रथम IO/M signal low (0) होकर यह प्रदर्शित करता है कि Address bus पर Address memory के लिए है। इसी प्रकार READ operation के लिए S<sub>1</sub> 'high' (1) तथा S<sub>0</sub> 'low' (0) पर set होता है। सर्वप्रथम microprocessor क्लॉक चक्र T<sub>1</sub> में data का memory Address के 8 msbs Address bus A<sub>15</sub>-A<sub>8</sub> पर भेजता है। क्लॉक चक्र (T<sub>1</sub>) में ही Address के LSBs data bus A<sub>7</sub>-A<sub>0</sub> पर transfer होते हैं। दूसरे क्लॉक चक्र T<sub>2</sub> में LSBs latch हो जाते हैं जो ALE signal के low होने से स्पष्ट है। इस समय data bus A<sub>7</sub>-A<sub>0</sub> data transmission के लिए खाली हो जाती है। इसी चक्र (T<sub>2</sub>) में RD संकेत low (0) होकर memory को



करता है।

- (1) Memory Chip select करता है।
- (2) किसी दिये गये Register को Identify करता है।
- (3) उपयुक्त Buffer (Input या output) को enable करता है।



सर्वप्रथम microprocessor 8085, 16 बिट Address, Address Bus पर load करता है इस Address से केवल एक register select किया जा सकता है। memory chip में 2048 register है इन्हें Address करने के लिए केवल 11 Address lines की आवश्यकता है। अतः 8085 की Address bus की low-order A10-A0 Address lines memory chip से कनेक्ट की जा सकती है। chip का इन्टरनल decoder Address को decode कर वांछित Register select कर लेता है। Microprocessor की शेष A15-A11 Address lines को decode कर chip select CS signal generate किया जाता है जो A15-A11 Address lines के logic पर निर्भर करता है। यह प्रदर्शित करने के लिए कि किया जाने वाला operation memory Read operation है, 8085 दो सिगनल ~~operation~~ system IO/M तथा RD उपलब्ध कराता है। IO/M तथा RD सिगनल को मिला कर Control signal MEMR (memory) RD उपलब्ध कराता है और memory Read signal generate करता है इसी प्रकार memory write operations प्रदर्शित करने के लिए 8085 दो सिगनल IO/M तथा WR उपलब्ध कराता है यह signal memory chip के Input Buffer को enable करता है जिससे memory chip select किये गये Register में data bytes store करती है।




what do you understand by Input/output write cycle?

OR

Q:3. what do you understand by memory read cycle?

Ans-3.



Memory read cycle :- इस चक्र में microprocessor किसी memory location से data read करता है तथा memory से उसके contents Accumulator में अथवा किसी अन्य Register में भेजा है। सर्वप्रथम IO/M signal low (0) होकर यह प्रदर्शित करता है कि Address bus पर Address memory के लिए है। इसी प्रकार READ operation के लिए S<sub>1</sub> 'high' (1) तथा S<sub>0</sub> 'low' (0) पर set होता है। सर्वप्रथम Microprocessor क्लॉक चक्र T<sub>1</sub> में data का memory Address के 8 MSBs Address bus A<sub>15</sub>-A<sub>8</sub> पर भेजा है। क्लॉक चक्र (T<sub>1</sub>) में ही Address के LSBs data bus AD<sub>7</sub>-AD<sub>0</sub> पर transmission होते हैं। दूसरे क्लॉक चक्र T<sub>2</sub> में LSBs Latch हो जाते हैं जो ALE signal के low होने से स्पष्ट है। इस समय data bus AD<sub>7</sub>-AD<sub>0</sub> data transmission के लिए खाली हो जाती है। इसी चक्र (T<sub>2</sub>) में RD संकेत low (0) होकर memory के

enable करता है अब data, data bus पर प्रेषित हो जाता है। चक्र T<sub>3</sub> में CPU में पहुँच जाता है। T<sub>3</sub> में RD signal high (1) होकर memory को disable करता है।